PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-198025

(43) Date of publication of application: 29.08.1991

(51)Int.Cl.

G02F 1/015 G02B 6/12 H01S 3/18

(21)Application number: 01-340101

(71)Applicant:

NEC CORP

(22)Date of filing:

27.12.1989

(72)Inventor:

AJISAWA AKIRA TERAKADO TOMOJI


YAMAGUCHI MASAYUKI KOMATSU YOSHIRO

(54) OPTICAL MODULATOR AND INTEGRATATION TYPE OPTICAL MODULATOR AND PHOTODETECTOR AS WELL AS PRODUCTION THEREOF

(57)Abstract:

PURPOSE: To attain ultra-high-speed modulation and the widening of a frequency range and to improve a yield and uniformity by using a high-resistance semiconductor substrate and embedding a PIN structure optical waveguide with the high-resistance layer.

CONSTITUTION: Striped means 69 having the pin structure in which an I layer of a low carrier concn. is formed as the semiconductor optical waveguide layer 66, the high-resistance layers 70 on both side faces of the striped means, and means for impressing electric fields to the semiconductor optical waveguide layer 66 are provided on the highresistance semiconductor substrate 61. The inter-electrode distance is made longer than heretofore by using the high-resistance semiconductor substrate and the embedding structure of the semiconductor highresistance layers. The wiring capacity and pad capacity are, therefore, decreased and the capacity over the entire part of the element is determined nearly by a junction capacity and the frequency range of the optical modulator is widened. The ultra-high-speed modulation as the integration type optical modulator is executed by having the PIN structure formed on the high-resistance substrate and embedded by the highresistance layers. Thus, the ultra- high-speed modulation and the widening of the frequency range are possible in this way and the yield is improved.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 特 許 公 報 (B 2)

(11)特許番号

第2540964号

(45)発行日 平成8年(1996)10月9日

(24)登録日 平成8年(1996)7月25日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
G02F	1/015	505		G 0 2 F	1/015	505	
H01S	3/18			H01S	3/18		

請求項の数8(全 11 頁)

(21)出願番号	特願平1-340101	(73)特許権者	99999999
			日本電気株式会社
(22)出願日	平成1年(1989)12月27日		東京都港区芝5丁目7番1号
		(72)発明者	味澤 昭
(65)公開番号	特開平3-198025		東京都港区芝5丁目33番1号 日本電気
(43)公開日	平成3年(1991)8月29日		株式会社内
		(72)発明者	寺門 知二
			東京都港区芝5丁目33番1号 日本電気
			株式会社内
		(72)発明者	山口 昌幸
			東京都港区芝5丁目33番1号 日本電気
			株式会社内
		(72)発明者	小松 啓郎
	-		東京都港区芝5丁目33番1号 日本電気
			株式会社内
		(74)代理人	弁理士 京本 直樹 (外2名)
		審査官	津田 俊明

(54) 【発明の名称】 光変調器と集積型光変調器と光検出器及びその製造方法

1

(57) 【特許請求の範囲】

【請求項1】高抵抗半導体基板上に I 層を半導体光導波路層とするPIN構造を備えたストライプ状のメサと該ストライプ状のメサの両側面の高抵抗層と前記半導体光導波路層に電界を印加する手段とを備えることを特徴とする光変調器。

【請求項2】請求項1の光変調器において同一高抵抗半導体基板上に半導体レーザが形成され、該半導体レーザの発振光と前記光変調器の光導波路層とが光学的に結合する位置関係にあることを特徴とする集積型光変調器。 【請求項3】高抵抗半導体基板上に I 層を光吸収層とするPIN構造を備えたストライプ状のメサと該ストライプ状のメサと該ストライプ状のメサの両側面の高抵抗層と前記光吸収層からの光電流を検知する手段を備えることを特徴とする光検出器。

【請求項4】部分的にストライプ状の第一導電型のパッ

2

ファ層を有し、表面が平坦な高抵抗半導体基板上に、少なくとも第一導電型半導体層、i型半導体層、第二導電型半導体層を順に含む半導体多層を形成する工程と、前記バッファ層と前記高抵抗基板の一方の境界に沿ったストライプ状のマスクを前記半導体多層上に形成する工程とこのマスクを用いてメサストライプの一方の側では前記高抵抗基板、他方の側ではバッファ層を露出するようエッチングし、メサストライプを形成する工程と、前記メサストライプの両側面に高抵抗層の一部を除去し露出した前記バッファ層の上に第1の電極を形成する工程と、前記メサストライプの上に第2の電極を形成する工程、とを備えることを特徴とする光変調器、または集積型光変調器または光検出器の製造方法。

【請求項5】請求項4の部分的にストライプ状の第一導

3

電型のバッファ層を有し、表面が平坦な高抵抗半導体基 板を作る方法が高抵抗半導体基板上にストライプ状の誘 電体膜を形成する工程と、その誘電体膜をマスクとして エッチングにより溝を形成する工程と、その誘電体膜を マスクとして該溝の中に結晶成長により第一導電型パッ ファ層を表面が平坦になるまで形成する工程と、前記誘 電体膜をエッチングにより除去する工程、とを備えるこ とを特徴とする請求項4の製造方法。

【請求項6】請求項4の部分的にストライプ状の第一導 電型のバッファ層を有し、表面が平坦な高抵抗半導体基 板を作る方法が高抵抗半導体基板上にストライプ状の誘 電体膜を形成する工程とその誘電体膜をマスクとしてエ ッチングにより溝を形成する工程と、その誘電体膜を除 去する工程と、全面にほぼ均等な厚さの第一導電型バッ ファ層を形成する工程と、前記パッファ層の上に基板表 面の溝をほぼ平坦に埋めるようにフォトレジストを塗布 する工程と前記フォトレジスト及び半導体に対し等速の エッチング速度を示す気相エッチング法を用いて前記溝 の部分を除いて高抵抗基板が露出するまで前記フォトレ ジスト及びバッファ層の一部を除去する工程と、前記溝 に残存するフォトレジストを除去する工程を備えること を特徴とする請求項4の製造方法。

【請求項7】請求項4の部分的にストライプ状の第一導 電型のバッファ層を有し表面が平坦な高抵抗基板を作る 工程が高抵抗基板の前記ストライプ状の部分にのみ第一 導電型となる不純物をイオン注入又は拡散により導入す る工程を備えることを特徴とする請求項4の製造方法。

【請求項8】請求項4の部分的にストライプ状の第一導 電型のバッファ層を有し表面が平坦な高抵抗基板を作る 工程が高抵抗基板上に第一導電型パッファ層を全面に形 30 10GHz程度を得ている。 成する工程と、部分的に第一導電型バッファ層を高抵抗 化するイオンを注入する工程を備えることを特徴とする 請求項4の製造方法。

【発明の詳細な説明】

(産業上の利用分野)

本発明は高速光通信システムに用いられる光変調器、 集積型変調器、光検出器とその製造方法に関する。

(従来の技術)

近年の光通信システムの発展に伴い、超高速、低電圧 動作可能で、小型化、集積化が容易な光変調器の需要が 40 量を低減できるが、メサの高さには製作上の点から限界 髙まっている。半導体光変調器の中で光導波路に電界を 印加することにより光導波路の光吸収損失が増加する効 果(フランツケルディシュ効果又は畳子シュタルク効 果)を利用したものは素子容量を低減すれば数十GHzの 変調帯域を有し、かつ分布帰還型半導体レーザ等の集積 化が容易であるという利点を持っている。変調器の例と して脇田らの試作したInGaAlAs/InAlAsMQW構造を用いた 20GHzの光変調器が電子情報通信学会春季全国大会講演 予稿集C-474に記載されている。これは半導体のPIN構 造への逆パイアスによる電界で生ずるエキストンピーク

4 のシフトを利用した吸収型の変調器であり、n-InP基 板上にn-InAlAsクラッド層、i-MQWガイド層、p-I nAlAsクラッド層をMBE法により作成したものである。こ の様な変調器の変調周波数帯域 △ f は素子の静電容量 C によりほぼ決定され $\Delta f = 1/(\pi CR)$ で表される。また 素子容量はpn接合部での接合容量Cj、配線容量Ci、ポン ディングパッド部でのパッド容量Cpの和で表される。上 述の変調器の場合、超高速変調を狙っているためにパッ ド部の下をポリイミドで埋め込み低容量化を図り、その 結果、素子容量約0.2pFと非常に低い値を得ている。し かし、この場合でも変調器に本質的な接合容量Cjは全体 の半分以下であり、残りはn-InP基板と配線電極間に よって生ずる本来不要な配線容量とパッド容量である。 またこの変調器の素子長は約100μmであり、スイッチ の特性から考えて、これ以上の接合容量の大幅な低減は 困難であり、更にn-InP基板のような導電性の基板を 用いているために配線容量、パッド容量をこれ以上下げ ることもまた困難である。従って従来の構造の光変調器 では、変調帯域は高々20~25GHzであり、将来の超高速 光変調器(帯域≥50GHz)への適用は困難である。また 変調器と半導体レーザを集積した例として、雙田らによ り、アイオーオーシ(100C'89)テクニカルダイジェス ト20PDB-5 (1989年) に記載されている。これはn-I nP基板上にDFB-LDとフランツケルディッシュ効果によ る光吸収を利用した変調器を集積したもので、LD及び変 調器の光導波路の両側を髙抵抗InPで埋め込んだもので ある。しかし導電性基板を用いているため寄生容量が大 きく、それを低減するために電極パッドの下にポリイミ

(発明が解決しようとする課題)

従来例では、導電性基板を用いているため素子容量の 低減に限界があり、変調帯域として変調器で25GHz程 度、レーザとの集積型変調器では10GHz程度と限られて いた。これは導電性基板に形成された電極と、メサスト ライプ及び高抵抗層の上に形成されたもう一方の電極の 間の髙抵抗層の厚さがストライプ状のメサの両側で2~ 3μmしかないため、素子容量が0.5pFに以下にできな いためである。この厚さを大きくすることにより素子容 があった。

ド層を入れている。その結果素子容量0.55pF、変調帯域

本発明の目的は素子容量を下げることにより超高速変 調が可能な広帯域な光変調器、集積型光変調器と光検出 器を提供することにある。更にそれらが歩留り良く均一 性良く得られる製造方法を提供することにある。

(課題を解決するための手段)

本発明の光変調器は高抵抗半導体基板上に低キャリア 濃度であるI層を半導体光導波路層とするPIN構造を備 えたストライプ状のメサと該ストライプ状のメサの両側 50 面の高抵抗層と前記半導体光導波路層に電界を印加する

手段とを備えることを特徴とする。また本発明の集積型 光変調器は上述の光変調器とモノリシックに半導体レー ザを集積し、半導体レーザの発振光と光変調器の導波路 が光学的に結合するよう配置し、光変調器に印加する電 界強度により、半導体レーザからの光強度を変調できる ようにしたことを特徴とする。

また本発明の光検出器は前記光変調器と構成は同じで あるがI層を光吸収層となるよう検出する光より禁制帯 幅の狭い半導体で構成し、光電流を検知するための電極 を備えることを特徴とする。また本発明の製造方法は部 分的にストライプ状の第一導電型のバッファ層を有し表 面が平坦な高抵抗半導体基板上に少なくとも第一導電型 半導体層、i型半導体層、第二導電型半導体層を含む半 導体多層を形成する工程と、前記パッファ層と前記高抵 抗基板の一方の境界に沿ったストライプ状のマスクを前 記半導体多層上に形成する工程とこのマスクを用いてメ サストライプの一方の側では前記高抵抗基板、他方の側 ではパッファ層を露出するようエッチングしメサストラ イプを形成する工程と、前記メサストライプの両側面に 高抵抗層を形成しほぼ平坦な表面とする工程と、前記高 抵抗層の一部を除去し露出した前記バッファ層の上に第 1の電極を形成し、前記メサストライプを含む領域の上 に第2の電極を形成する工程、とを備えることを特徴と する。

部分的にストライプ状の第一導電型のバッファ層を有 し、表面が平坦な高抵抗半導体基板を形成する方法の一 つは高抵抗半導体基板にストライプ状の溝を形成し、選 択的に溝の中に第一導電型バッファ層を形成する方法に よる。二つめは高抵抗基板にストライプ状の溝を形成 し、全面に第一導電型のバッファ層を形成し、溝を平坦 30 に埋めるようにフォトレジストを塗布し、次に気相エッ チングにより、溝の部分を除いて高抵抗基板が톓出する までエッチングする方法による。三つめは高抵抗基板に ストライプ状に第一導電型の不純物をイオン注入又は拡 散により導入する方法による。四つめは髙抵抗基板上に 第一導電型の半導体層を全面に形成し、ストライプ状の 部分を除いて第一導電型バッファ層を髙抵抗化するイオ ンを注入する方法による。

(作用)

本発明は髙抵抗半導体基板を用い、更にPIN構造光導 波路を高抵抗層で埋め込むことにより、光変調器、集積 型光変調器あるいは光検出器の実際の動作とは無関係な 部分の容量を極力下げることにより、素子全体の容量を 低減し、その光変調器や光検出器の広帯域化を可能とし たものである。

一般に容量Cは $C = \epsilon_S \epsilon_0 S/d$ で表すことが出来る。 ここでは ϵ S は比誘電率、 ϵ O は真空の誘電率、 S は電 極面積(またはpn接合面積)、dは電極間距離(または 空乏層厚)である。従来例の項でも述べたが、素子全体 の容量Ctは接合容量Cj、配線容量Ci、パッド容量Cpによ 50 電極を形成することにより本発明光変調器あるいは光検

り、Ct=Cj+Ci+Cpで表される。接合容量Cjは光変調器 の静特性に影響を及ぼすため、それを劣化させない程度 に設計し、導波路幅2μm、導波路長100μm、空乏層 厚 0.3μ mとすると接合容量Cjは約74IFとなる。残りの 配線容量Ci、パッド容量Cpは光変調器の広帯域化のため には低減するのが望ましい。本発明によれば、高抵抗半 導体基板及び半導体あるいは誘電体の高抵抗層埋め込み 構造を用いることにより、電極間距離 d を約100μm程 度と従来より長くすることができ、従来の導電性基板を 用い、パッド部の下だけをポリイミドなどの誘電体で埋 め込んだ構造($d=2\sim3\mu m$ 、 $\epsilon_S\sim3$)に比べて約 1/10、パッド部の下のみを半導体の高抵抗層で埋め込ん だ構造 (d=2~3 μ m、 ϵ S~12) に比べて約1/30程 度まで、配線容量Ci、パッド容量Cpを低減することが出 来る。その結果、素子全体の容量Ctはほぼ接合容量Cjに よって決まり、光変調器の広帯域化を図ることが出来 る。

6

また、髙抵抗基板上に形成し、高抵抗層で埋めこんだ PIN構造をもつ光導波路を半導体レーザとも構造的に類 20 似の点が多く、同様な構成で光変調器と半導体レーザの 集積素子への適用も容易であり、レーザとの集積型光変 調器としての超高速化も実現可能である。

また、本発明による光変調器の構造において、光導波 路層の組成を光源の波長より長いバンドギャップ波長を もつ組成とし、光導波路層で吸収された光によるフォト カレントをp側電極、n側電極から検出することで、導 波型の光検出器として用いることができる。この場合も 先に示したように、素子の容量を非常に低減できるの で、超広帯域の光検出器が得られる。

また本発明の光変調器及び光検出器の高抵抗基板を用 いたことによる効果を十分に引き出すためにp型電極の 下に高抵抗層、高抵抗基板をはさんで対向する位置にn 型電極があってはならない。容量を小さくするためにメ サストライプをはさんで片側にp型電極他方の側にn型 電極を形成する必要がある。この構造はメサエッチング を2回に分けて片側ずつエッチングすることで実現でき るが、製作工程が複雑となる。本発明の製造方法によれ ば自動的に形成できる。即ち、表面の一部にストライプ 状の第一導電型の半導体パッファ層を有する高抵抗基板 40 のその第一導電型パッファ層のストライプの端部の上に PIN構造を備えたメサストライプをエッチングにより形 成する。エッチング深さとメサ幅を適当に設定すること により、自動的にメサストライプの一方の側では前記高 抵抗基板、他方では第一導電型パッファ層が露出するよ うにできる。このように一度のエッチングでストライプ の片側にのみ導電層を形成できる。メサの両側に高抵抗 層を形成し、ほぼ平坦な表面とし、前記高抵抗層の一部 を除いて前記パッファ層を露出させ、ここに第一の電極 を形成し、メサストライプ及び高抵抗層の一部に第二の

出器が得られる。この製造方法では一度のメサエッチングでよいため工程が容易で歩留り、均一性良く作ることができる。また高抵抗基板の一部にストライプ状の第一導電型バッファ園を形成する方法は選択成長また半導体層とレジストに対する等速エッチングの気相エッチングを用いて形成できる。あるいは高抵抗基板のそのバッア園部となる部分へ拡散又はイオン注入により第一型不純物を導入することによりストライプ状のバッファ園を形成し、また逆に高抵抗基板に第一型アンファ園を形成し、その後、プロトン注入によりを配が、プロトンは入によりである。といずれの方法でも、容易に歩留り良く、ストライプ状の部別を除いてバッファ園を高抵抗化してもよい。いずれの方法でも、容易に歩留り良く、ストライプ状の導電型バッファ園を有する高抵抗基板が得られる。

(実施例)

第1図は、本発明による請求項1の第1の実施例を示す斜視図であり、第2図は第1の実施例の光変調器の製造工程を示すストライプ方向に垂直な断面図である。材料系としては、InGaAsP/InP系を用いDH構造の導波路につき説明するが、材料、構造はこれに限定されるものではなく、InGaAs/InAlAs系、GaAs/AlGaAs系の材料、更にMQW構造などを用いてもよい。

まず第1図及び第2図を用いて本発明の第1の実施例

に示した光変調器の製造方法について説明する。高抵抗 InP基板 1 上にn⁺-InPパッファ層 2 を0.5μm、 i -InG aAsP (バンドギャップ波長1.475μm) 光導波路層 3 を $0.3 \mu m$ 、 p^{\dagger} – InPクラッド層 4 を $1.2 \mu mMOVPE$ 法により 順次成長し、導波路形成のためストライプ状のSiO2マス ク10を通常のフォトリングラフィー法により形成する。 この時のストライプの幅は2μmである。さらにn側電 極取り出しのため、ストライプを境に片側にのみ全面に レジストマスク11をかける。この状態が第2図(a)に 示されている。これらのマスクを用い、レジストマスク 11がない側をエッチングにより落とし、n⁺-InP層2と ほぼ同じ厚さ0.5μmの段差を予めつけておくと第2図 (b) に示すようになる。レジストマスク11を剥離後、 先に形成しておいたSiO2ストライプマスク10を用いて3 次元導波路形成のためのエッチングを行う。この時のエ ッチングの深さを1.6μm程度とすると、先程つけた段 差のために、ストライプの一方では高抵抗InP基板1 が、反対側ではn⁺-InPパッファ層2が表面に露出す る。第2図(c)である。つぎにSiO2ストライプマスク 10をそのまま選択成長用のマスクとして用い、メサスト ライプの両側をFeドープ高抵抗InP埋め込み層5により 選択的に埋め込むと第2図(d)のようになる。SiO2ス トライプマスク10を剥離後、メサストライプの上及びn⁺ -InPパッファ層2がない側、即ち高抵抗InP基板1上に 直接高抵抗InP埋め込み層5がある側に第1図のように 加工した p 側電極 6 を形成し、最後に p 側電極 6 と反対 側の高抵抗InP埋め込み層5の一部をエッチングによりn 8

 $^{+}$ — InPバッファ層 2 が表面にでるまで落し、その部分に n 側電極 7 を形成することにより第 1 図または第 2 図 (e) に示す構造が完成する。n 側電極 7 とp 側電極 6 の距離は約 $100\,\mu$ mとした。基板は研磨により約 $100\,\mu$ m とし、素子長はへき開により $100\,\mu$ mとする。この時 p 側電極 6 の面積ストライプ部で $100\,\mu$ m× $2\,\mu$ m、配線部で $10\,\mu$ m× $20\,\mu$ m、パッド部で $100\,\mu$ m× $100\,\mu$ mである。このように電極金属をストライプ部、パッド部及びそれを結ぐ配線部と分けて、面積を小さくすることで容 $10\,\mu$ 量を小さくできる。

次にこの第1の実施例の光変調器の動作について説明 する。最初に静特性について述べる。入射光8の波長は 光通信用の1.55 μmとする。 p 側電極 6 と n 側電極 7 の 間に逆バイアス電圧が印加されていないときは、入射光 8はそのまま出射光9として出力される。この時の伝搬 損失は、素子長100μm、入射光と光導波路層のパンド ギャップとの波長差が75nmであることにより、約1.5dB と小さな値である。 p 側電極 6 と n 側電極 7 の間に逆バ イアス電圧が印加され、i-InGaAsPガイド層3に電界 が印加されると、フランツ・ケルディッシュ効果により 入射8はi-InGaAsP光導波路層3を伝搬中に吸収を受 け出射光9は出力されない。この時の消光比は電圧3Vで 10dB以上と良好な特性が得られている。次に変調特性に ついて述べる。作用の項でも述べた様に、電界効果を用 いた変調器の帯域は素子の容量Cによりほぼ決定され△ f=1/(πCR)で表される。実施例の場合、半導体の非 誘電率を12.5として計算すると、接合容量Cjは74fF、配 線容量Ci及びパッド容量Cpは12fFであり、素子全体の容 量は86fFである。従って、本発明による高抵抗基板を使 30 用することにより、変調速度を決定する素子容量の値を 従来に比べ数分の1から1/10程度に低減でき、変調帯域 として74GHzが得られ、超高速変調が可能な変調器が得 られる。

第3図は、本発明による光変調器の第2の実施例を示す斜視図であり、第4図は第2の実施例の光変調器の製造工程を示す図である。

む。SiO₂ストライプマスク31を剥離後、幅20μmのSiO₂ ストライプマスク32を先ほどのメサストライプを覆うよ うに形成し、SiO2ストライプマスク32を用いて高抵抗In P埋め込み層25及び、n⁺-InPパッファ層22がわずかにエ ッチングされる程度まで約2μmエッチングし、幅広の メサストライプを形成する。これが第4図(b)であ る。このメサストライプを含み片側のみをSiO2マスク33 で覆い、反対側を高抵抗InP基板21が露出するまでエッ チングする。これが第4図(c)である。SiO2マスク33 を剥離後、p⁺-InPクラッド層24が露出しているメサス トライプの上及びn⁺-InPバッファ園22がない側にSiO₂ パッシペーション膜28を介してp側電極26を形成し、最 後にp側電極26と反対側のn+-InPバッファ層22が表面 にでている部分にn側電極27を形成する。このようにし て第3図または第4図(d)に示す構造が完成する。第 1の実施例と同様に、基板は研磨により約100μmと し、素子長はへき開により100μmとする。また、p側 電極はストライプ部で100 μm×2 μm、配線部で10 μ $m\times20\mu$ m、パッド部で100 μ m×100 μ mである。

次にこの第2の実施例の光変調器の動作について説明 する。i-InGaAsP光導波路23の組成及び層厚などの第 1の実施例と同一なため、静特性に関しても同様な結果 が得られ、波長1.55 μmの入射光29に対して、出射光30 の伝搬損失は、約1.5dBと小さく、更にp側電極26とn 側電極27の間に逆バイアス電圧が印加された時の消光比 は電圧3Vで10dB以上と良好な特性である。また変調特性 については、第1の実施例とは製造工程が異なるため、 配線部、パッド部の構造の違いにより素子容量も92fFと 多少異なり、従って変調帯域69GHzとなる。第1の実施 例に比べ帯域は多少狭いが、この程度は基板研磨の厚 さ、パッド部の面積の変更により十分改善可能な範囲で あり、本発明による第2の実施例においても同様に、50 GHz以上の帯域を持つ超高速変調器が得られる。

ここに示した第1、第2の実施例における光変調器の 素子長、導波路幅、パッド部の面積等はあくまでも一例 であって、これに限るものではない。また、各層の構造 に関しても、n側のバッファ層をInP層とInGaAsP層に分 け一方をエッチングストップ層として用いること、また p側のInPクラッド層の上にInGaAsPキャップ層を設ける こと、等の応用も十分適用可能である。

また第1、第2の実施例に於ては、導波路のストライ プの両側を高抵抗のInP層で埋め込んでいるが、この部 分にポリイミドなどの誘電体材料を用いても光変調器と して得られる効果はほとんど同様で、素子容量の低減に より超高速変調が可能な光変調器が得られる。

第5図は高抵抗半導体基板上に形成した半導体レーザ (LD) と変調器を集積した請求項2の集積型光変調器の 実施例を示す図であり、(a)には光の伝搬方向の断面 図、(b)にはA-A′間の断面図、(c)にはB-

を第5図を用いて簡単に述べる。部分的にグレーティン グを持つ高抵抗InP基板41上にn+-InGaAsP(バンドギャ ップ波長1.2μm) バッファ層42を0.5μm、i-InGaAs P (パンドギャップ波長1.55μm) 活性層43を0.3μmを MOVPE法によって成長した後、グレーティング上のi-I nGaAsP活性層43だけを残し、他の部分をn⁺-InGaAsPバ ッファ層42が露出するまでSiO2マスクを用い部分的にエ ッチングし、エッチングされた部分に選択的にi-InGa AsP (パンドギャップ波長1.475 µm) 光導波路層44を0. 3μm成長する。その結果、i-InGaAsP活性層43とi-InGaAsP光導波路44は光学的に縦続きに接続される。SiO る。その後の製造工程は、光変調器の第1の実施例の第 2図(a)から(d)までがそのまま適用でき、2回の エッチング工程により、形成されたメサストライプの両 側の、一方は高抵抗InP基板41が、他方はn⁺-InGaAsPバ ッファ層42が露出する形状を作り、それらを高抵抗InP 埋め込み層46で埋め込む。次にLD部と変調器部との電気 的な分離をとるため、深さ $1 \mu m$ 、長さ $10 \mu m$ の溝52を 形成する。最後にLD部のp側電極47、n側電極48、変調 器部のp側電極49、n側電極50それぞれ独立に形成す る。基板は研磨により約100μmとし、素子長はへき開 により 400μ mとし、そのうちLD部が 300μ m、変調器部 が $100 \mu m$ である。また、変調器のp 側電極49の面積は ストライプ部で $100 \mu m \times 2 \mu m$ 、配線部で $10 \mu m \times 20$ μ m、バッド部で 100μ m× 100μ mである。

10

次にこの実施例の集積型光変調器の動作について説明 する。電極47、48の間に順方向に電流を流すとLDは発振 し、活性層43と光学的に縦続接続されている光導波路44 30 を通って光出力51が得られる。LDの発振しきい値は50m A、波長は1.55μm、また電極100mAの時の光出力51は5m Wである。変調器部の電極49、50の間に逆バイアスを印 加すると、光導波路層44を伝搬してる光はフランツケル ディシュ効果により吸収され変調を受ける。変調器の動 作については第1図に示じた実施例と同様であり、既に 説明してあるためここでは省略するが、変調器の帯域は 50GHz以上あり、本発明のLDと変調器を集積した集積型 光変調器は超高速変調が可能な光源として用いることが できる。

また第5図においては、InP系の材料を用い、DFBLDと 40 第1図に示す本発明による変調器の第1の実施例を集積 したものについて示したが集積型光変調器の材料、構 造、製造方法は、この実施例に限るものではないことは 言うまでもない。例えば髙出力化のために出力端面に無 反射膜、反射面を髙反射面にしてもよい。

また、請求項3の発明の例しとては第1図、第3図に 示した光変調器の構造において、 i - InGaAsPガイド層 の組成を光源の波長より長いパンドギャップ波長をもつ 組成、例えば1.7μmとし、ガイド層で吸収された光に $B^{'}$ 間の断面図を示した。まずこの集積素子の製造方法 50 よるフォトカレントをp 側電極、n 側電極から検出する

ことで、導波型の光検出器として用いることができる。 構造、製造方法については第1図から第4図を用いて光 変調器の実施例として詳細に説明したものと同様であ る。この場合素子容量が90fF程度まで低減できるので超 広帯域の光検出器が得られる。

次に請求項4から8の製造方法について述べる。上記の実施例ではPIN構造を含むメサストライプを形成するために2回のメサエッチングを行った。請求項4~8の方法では1度のメサエッチングで所望のメサストライプが得られる。

第6図及び第7図を用いて請求項4及び5による本発明の光変調器の第3の実施例の製造方法について述べる。第6図はこの製造方法によって得られる光変調器の構造の斜視図であり、第7図(a)(b)(c)(d)は部分的にストライプ状の第一導電型のバッファ層を有し表面が平坦な高抵抗半導体基板を製作する工程を示す断面図である。

第6図に示した光変調器は部分的にストライプ状のn 型のバンドギャップに相当する波長組成1.1μmのInGaA sPバッファ層64を含む高抵抗InP基板61上にストライプ 状のパッファ層の端部の位置に下からn型InP下クラッ ド層65、波長組成1.4μmのアンドープInGaAsP光導波路 66、p型InP上クラッド層67、p⁺-InGaAsキャップ層68 の多層構造からメサストライプ69を有している。各層の 厚さはバッファ層64が3μm、下クラッド層65が0.5μ m、光導波路66が0.3μm、上クラッド層67が1.5μm、 キャップ層68が0.5μmである。メサストライプの幅は 1.5μmである。メサストライプ69の両側はバッファ層6 4の上の一部を除いてFeをドープした髙抵抗InP層70によ って埋め込まれており、高抵抗層70の上にp側電極71 を、また露出したパッファ層64の上にn側電極72を有し ている。光の入出射面に相当する前後の端面には光の反 射を抑制するための無反射コーティングが形成されてい る。素子長は300μmである。

次に本素子の製造方法を第7図を用いて説明する。第 7図(a)ではSiO2膜63をエッチングマスクとして高抵 抗InP基板61に深さ3μmのストライプ状の溝62をケミ カルエッチングにより形成したのち、同じSiO2膜63をマ スクとしてn-InGaAsPバッファ層64を溝62の中に選択 的にハイドライドVPE法により平坦になるまで形成す る。第7図(b)ではSiO2膜63を除去したのち全面にn -InP下クラッド層65、アンドープ(i層)InGaAsP光導 波路層66、p-InP上クラッド層67、p⁺-InGaAsキャッ プ層68を順にMO-VPE法により結晶成長する。第7図 (c)ではパッファ層64のストライプの端部位置にメサ ストライプ69をフォトリソグラフィとエッチングにより 形成したのちに、MO-VPE法によりその両側をFeドープI nP高抵抗プロック層70で埋め込む。メサストライプ69を 形成する際は、メサ69の幅が 1.5μ mとなり、かつメサ69の一方の裾において高抵抗基板61が、他方の裾におい

12

てバッファ層64が露出するようにエッチング深さと幅を 想定して加工する。第7図(d)ではバッファ層64の上 の一部の髙抵抗層70だけを、例えばInPのみを選択的に エッチングするエッチャントであるHClを用いて除去 し、その後キャップ層68及び高抵抗プロック層70の上に Ti/Pt/Auからなる電極71を、また露出したバッファ層64 の上にはAuGaNiからなる電極72をそれぞれスパッタ法お よび熱蒸着法により形成する。そしてへき開により素子 分離された各素子の両端面にSiNxからなる無反射コーテ ィング膜をスパッタ法により形成する。

このようにして得られた第7図に示した半導体光変調器は、素子容量が0.25pFであり、波長1.55μmの光を入力した時の変調帯域として26GHzを得ることができた。これらの性能は従来の素子の約2倍の改善になっている。

尚本実施例しではバッファ層64の組成をInGaAsPとしたが、バッファ層64はn-InPからなっていてもよい。この製造方法では第7図(c)での1回のメサエッチングにより、メサストライプの片方は高抵抗基板、他方は、バッファ層64を露出させることができる。メサエッチングが1度で良く、メサエッチング時のフォトリソグラフィも容易に行えるので歩留り、均一性が従来の2倍に向上した。

請求項6,7,8はそれぞれ請求項5と同様に部分的にス トライプ状の第一導電型バッファ層を有し表面が平坦な 高抵抗基板を作る方法に関するものである。第8図は請 求項6の方法を説明する図である。第8図(a)では深 さ3μmの溝73を形成した高抵抗基板61の全面にMO-VP E法により n - InGaAsPバッファ層64を約3μmの厚さに 30 成長させる。その上にフォトレジスト74 (例えばヘキス ト社のAZシリーズ)をスピン塗布すると、フォトレジス ト74は半導体基板上をほぼ平坦に覆う。第8図(b)で はその上からリアクティブイオンビームエッチング法 (RIBE)によりフォトレジスト74及び半導体層を等速で エッチングする。このような等速エッチングは反応ガス としてAr, 02, HCIの混合ガスをもちいて、その混合比を 適当に調整すれば実現できる。エッチングは溝73以外の 領域で高抵抗基板61が露出した時点で終了し、残存レジ スト74があればそれを除去する。こうして得られた基板 40 は基板表面の平坦性が良いため後の工程の制御性、歩留 りが良く、また面内均一性も一層良好である。

請求項7の発明の製造方法は高抵抗基板の一部分に n型に転換せしめる不純物をイオン注入または拡散する方法である。イオン注入の場合にはSi⁺を不純物イオンとして用いればn型の半導体が得られる。拡散による場合もやはりSiを不純物として用いる。第9図はSi拡散の方法を説明する図である。第9図(a)では高抵抗基板61の上に部分的にアルモファスSi75を形成し、全面をSiN膜76で覆う。第9図(b)では約800℃近い高温で熱処50 理を行ない、Siを拡散させた後SiN膜76およびアルモフ

ァスSi75を除去する。この一方法で得られる半導体基板 表面は完全に平坦であるため、メサストライプの形成が 請求項5,6の方法よりも容易になる。またDFBレーザ等と の集積を行う場合に必要な回折格子の製作が容易になる などの利点を有している。尚ここでは高抵抗半導体をn 型に転換させる例を述べたが、バッファ層4はp型であ ってもよく、Siの代わりに、p型不純物であるZnやCd等 を拡散してもよい。但しこの場合は他の全ての半導体層 の導電性を逆にする必要がある。

第10図に請求項8の製造方法を説明する図を示す。第 10図(a)では高抵抗基板61の上全面にn-InPパッフ ァ層64を約3μmの厚さに形成する。第10図(b)では 一部分に半導体を髙抵抗化せしめるイオンをパッファ層 64の厚さよりも深く注入する。イオンとしてはH⁺やB⁺を 用いれば良い。その結果、高抵抗基板61の表面に部分的 にn型のバッファ層64を形成できる。この方法は請求項 7の方法よりもパッファ層4の厚さを厚くできる利点を 有している。これはH⁺やB⁺といったイオンの方がSi⁺よ りらも深く注入できるためである。これによりパッファ 層の設計の自由度が大きくできる。

本発明の請求項4~8の製造方法で作成した光変調器 集積型変調器光検出器は、請求項1~3の実施例で示し たものと同等の特性が得られる。また歩留り均一性は従 来の2倍向上する。

以上述べた実施例ではn型、p型を入れかえても同様 の効果がある。また光導波路層は多層量子井戸構造であ ってもよい。また材料はInGaAsP/InPに限らずInGaAs/In AlAs系やAlGaAs/GaAs系、AlGaInP/GaInP/GaAs系等通常 の半導体レーザや半導体へテロ接合検出器で用いられる 材料を使うことができる。また高抵抗層としてFeドープ 30 - InGaAsP活性層、51は光出力、52,62,73は溝、65は下 InPを用いたがCoやTi等他のドーパントをドープした髙 抵抗半導体層でもよいし、ポリイミドのような高抵抗誘 電体を用いてもよい。ポリイミドは半導体と熱膨張係数 が異なるので半導体層にストレスがかかることが考えら

れるが、滯の幅を小さくしてポリイミドの体積を小さく する等してストレスを低減して使えば信頼性に影響しな い。半導体レーザのように発熱するものでは高抵抗半導 体の方がより好ましいが、光変調器や光検出器では簡便 に形成できるので有効である。

14

(発明の効果)

以上詳細に説明したように本発明によれば超高速変調 が可能な光変調器、集積型光変調器や光検出器が得られ る。また本発明の製造方法によれば歩留りが従来の2倍 に向上する。


【図面の簡単な説明】


第1図は本発明の光変調器の第1の実施例を示す図であ り、第2図(a)~(e)はその製造工程を示す図であ り、第3図は本発明の光変調器の第2の実施例を示す図 であり、第4図(a)~(d)はその製造工程を示す図 であり、第5図は本発明による半導体レーザと光変調器 を集積した集積型光変調器の一実施例を示す図である。 第6図は本発明の光変調器の第3の実施例を示す図であ る。第7図(a)~(d)はその製造工程を示す図であ 20 る。第8図、第9図、第10図はそれぞれ部分的に第一導 電型のバッファ層を有する高抵抗基板を製作する工程を 示す図である。


各図において

1,21,41,61は高抵抗基板、2,22,64はバッファ層3,23,4 4,66は光導波路層、4,24,45はクラッド層、5,25,46,70 は高抵抗層、6,265,47,49,71はp側電極、7,27,48,50,7 2はn側電極、8,29は入射光、9,30は出射光、10,31,32, 33,63はSiO2膜、11,74はフォトレジスト、28はSiO2パッ シベーション膜、42はn⁺-InGaAsPクラッド層、43はi クラッド層、67は上クラッド層、68はキャップ層、69は メサストライプ、75はアモルファスシリコン、76はSiN 膜、である。


【第10図】









【第8図】





【第4図】



【第5図】

